水木社区手机版

经典|文摘|保留

Re: cadence不能启动，求救~~~~~(0)
2003-09-16 原帖已删除|2003-09-16 wwlx
Re: 哪位老大知道如何使用ISE+modelsim仿真双向IO(2)
2003-09-15 原帖已删除|2003-09-15 yuchk2000
Re: verilog怎么加传输延时？(2)
2003-09-15 原帖已删除|2003-09-15 iamcold
Re: Verilog电路设计求助！ (转载)(0)
2003-09-15 原帖已删除|2003-09-15 iamcold
Re: 请问modelsim的波形文件是不是不能太大？(2)
2003-09-15 原帖已删除|2003-09-15 iamcold
DC综合一问(2)
2003-09-15 cstzjj|2003-09-15 marsjoel
Re: 请问有关core generator的问题？(0)
2003-09-15 原帖已删除|2003-09-15 potato
Re: HDL Chip Design(0)
2003-09-15 原帖已删除|2003-09-15 BigDogBear
Re: Ise5.2i的功能仿真的时间限制问题？(2)
2003-09-15 原帖已删除|2003-09-15 pcong
Re: 求助！！！cadence ic50窗口位置设定？(1)
2003-09-15 原帖已删除|2003-09-15 woolzey
求助，缓冲器！！！(7)
2003-09-09 j00|2003-09-14 j00
Re: 特征尺寸和栅长什么关系(0)
2003-09-14 原帖已删除|2003-09-14 chairwarmer
Re: 问一个综合的问题》》》(0)
2003-09-14 原帖已删除|2003-09-14 daoraimi
Re: 52个数做异或运算,能在1个时钟内实现吗?(2)
2003-09-12 原帖已删除|2003-09-12 alphame
请问怎样减小pad寄生电容？(4)
2003-09-11 bifenggang|2003-09-12 bifenggang
Re: 问一个verilog问题(0)
2003-09-12 原帖已删除|2003-09-12 alphame
Re: 又没有人作band gap voltage reference?(0)
2003-09-11 原帖已删除|2003-09-11 adonkey
Re: Chipscope 求助(0)
2003-09-11 原帖已删除|2003-09-11 woolzey
Re: 用spectre怎么模拟运放的功耗阿？(0)
2003-09-11 原帖已删除|2003-09-11 iamsaga
请教分时处理结构的可行性(5)
2003-09-09 jason1997|2003-09-11 jason1997
Re: 再问一次，SE的快捷键是哪个文件控制的啊，应该不是.cshini(0)
2003-09-10 原帖已删除|2003-09-10 m8d
Re: thread-level parallelism 是什么意思呀?(0)
2003-09-10 原帖已删除|2003-09-10 bravecicada
Re: hspice输出的.out文件，debussy的nWave怎么调用呀？(0)
2003-09-10 原帖已删除|2003-09-10 walkingsun
Re: Synthesis 工具技术现况(1)
2003-09-10 原帖已删除|2003-09-10 flydragon
Re: 请问dracula里面有没有计算面积的公式？(1)
2003-09-10 原帖已删除|2003-09-10 iamsaga
用什么工具做post layout physical verification(1)
2003-09-09 laily|2003-09-09 wender
Re: Apollo做完place&route后还该作些什么？(4)
2003-09-09 原帖已删除|2003-09-09 wender
请问各位：sc电路怎么做ac扫描阿(1)
2003-09-09 cmoster|2003-09-09 prc
Re: hold time(1)
2003-09-09 原帖已删除|2003-09-09 zhustudio
Re: 问从se导出的gds2文件导入virtuoso的问题(0)
2003-09-09 原帖已删除|2003-09-09 woolzey