水木社区手机版

水木社区手机版

经典|文摘|保留

FPGA内置51软核有个好处(10)
2014-07-03 spadger|2014-07-06 windmark
请教关于timequest 的问题？(0)
2014-07-06 german010|2014-07-06 german010
请教一个时序约束SDC文件的问题(4)
2014-07-02 iceroom|2014-07-04 guoyu
Qsys能创建AXI slave的v文件吗？(0)
2014-07-03 camouflage1|2014-07-03 camouflage1
国产SOC FPGA roadshow 欢迎您(29)
2014-06-18 gooddream|2014-07-03 gooddream
问一下，什么是万能芯片(33)
2014-06-27 tia|2014-07-03 helloguren
借人气咨询问题，不知发在这个板块是否合适？(6)
2014-07-01 flyinghairs|2014-07-03 flyinghairs
版面积分变更记录(0)
2014-07-02 deliver|2014-07-02 deliver
版面积分变更记录(2)
2014-07-01 deliver|2014-07-01 nel
CPU重复配置不同fpga的问题(9)
2014-06-29 laowang|2014-07-01 laowang
实际上工程的FPGA设计，最高大家有跑到多少M的？(34)
2014-06-22 xulimouse|2014-06-30 xulimouse
后仿出错(7)
2014-06-25 fjm01081216|2014-06-29 fjm01081216
创业公司招募IC技术合伙人(1)
2014-06-27 daz|2014-06-28 xuliangseu
问一个verilog参数化的问题(3)
2014-06-27 xzhwhy|2014-06-28 imlaohe
[请求扫盲]请推荐常用的Xilinx的廉价CPLD(6)
2014-06-09 intron|2014-06-28 nj2045
这段if-else逻辑怎么换成case语句(1)
2014-06-26 jlqsczw2007|2014-06-27 postdesign
请问一下：想生成ngc文件，不过.v里调用一个dcm_adv(0)
2014-06-26 chengsencs|2014-06-26 chengsencs
xilinx par问题(3)
2014-06-25 takeshine|2014-06-26 neman
有没有一种SRAM是带wait输出的？(0)
2014-06-26 iyama|2014-06-26 iyama
如何实时查看FPGA中FIFO的数据(9)
2014-06-24 kongxu|2014-06-25 frankrick
版面积分变更记录(0)
2014-06-25 deliver|2014-06-25 deliver
VERILOG里面有没左右移位自动补1的符号？(6)
2010-11-03 feitengyu|2014-06-25 xingweih
high level synthesis （HLS）发展如何呢(8)
2014-06-19 tomo007|2014-06-25 hondrous
关于AD芯片的采样控制(6)
2014-06-17 kongxu|2014-06-24 kongxu
Re: 个人基于FPGA的51单片机设计(17)
2014-06-23 原帖已删除|2014-06-23 flyfish27
这玩意儿我用CAM和BRAM都实现过(1)
2014-06-22 原帖已删除|2014-06-22 report
DE4开发板读写SD卡或者U盘的小活(30)
2011-05-17 nextsecond|2014-06-22 report
求问如何评估fpga的功耗？(2)
2014-06-21 studygoodat|2014-06-21 studygoodat
求破解EPLD的高手(1)
2014-06-20 innovative|2014-06-21 hotland
[求助]大神进来回答一个问题（只有大神才能回答的问题）(1)
2014-06-20 CGGUANG|2014-06-21 hotland

BYR-Team©2010. KBS Dev-Team©2011 登录完整版