职位描述
1.负责芯片时序控制部分的RTL设计；
2.负责验证pattern的建立；
3.负责FPGA验证芯片的功能。
职位要求
1、统招硕士学历，具备5年及以上时序控制电路开发经验，熟悉Source/Gate/Power 的时序控制；
2、熟练使用Verilog HDL 语言，熟悉pre-layout flow, FPGA验证, IC测试等；
3、有显示相关芯片开发经验尤佳。
--
FROM 58.247.30.*