水木社区手机版

经典|文摘|保留

[合集] 问个ASIC中时钟和复位的问题(0)
2010-12-15 viryu|2010-12-15 viryu
[合集] PLL 的jitter peaking大家是怎么优化的？(0)
2010-12-15 viryu|2010-12-15 viryu
[合集] 请教一个数模混合仿真的问题(0)
2010-12-15 viryu|2010-12-15 viryu
[合集] 请教LDO的稳定性(0)
2010-12-15 viryu|2010-12-15 viryu
[合集] 工艺库中CLKINV和INV有什么区别(0)
2010-12-15 viryu|2010-12-15 viryu
[合集] 请教如何对一根线写sdc文件(0)
2010-12-15 viryu|2010-12-15 viryu
[合集] Formality的问题(0)
2010-12-15 viryu|2010-12-15 viryu
请问dsp软硬协同指的是什么啊？(0)
2010-12-15 edisco|2010-12-15 edisco
Re: 求划片、封装、FIB好厂推荐(0)
2010-12-13 原帖已删除|2010-12-13 PrimeTime
Re: RC综合中all_clocks的问题(0)
2010-12-10 原帖已删除|2010-12-10 linibird
Re: 芯片的功耗都砸测的？(0)
2010-12-09 原帖已删除|2010-12-09 Package
Re: 工艺库中CLKINV和INV有什么区别(0)
2010-12-05 原帖已删除|2010-12-05 feynman
[合集] 请问下电源的ESD电路如何仿真？？(0)
2010-12-04 viryu|2010-12-04 viryu
[合集] 用veriloga和verilog写的PLL不能收敛(0)
2010-12-04 viryu|2010-12-04 viryu
[合集] 讨论个技术问题吧，在网表中怎么快速的做ECO呢(0)
2010-12-04 viryu|2010-12-04 viryu
[合集] 请问如何产生下面所描述的时域波形？(0)
2010-12-04 viryu|2010-12-04 viryu
Re: DC在GUI界面怎么输出网表？(0)
2010-12-02 原帖已删除|2010-12-02 elocer
Re: 新人请教一个STA问题(0)
2010-11-30 原帖已删除|2010-11-30 shaziyan
Re: 求教：怎么将0~3.3V的电平转换到-5V~0V(1)
2010-11-27 原帖已删除|2010-11-27 sworder
Analog Design Engineer (模拟设计工程师)(0)
2010-11-23 optimist2pku|2010-11-23 optimist2pku
Re: 低功耗里面的K是指什么(0)
2010-11-19 原帖已删除|2010-11-19 christing
请教：如果计算这个运放的input-referred offset(0)
2010-11-11 turtlewang|2010-11-11 turtlewang
Re: 求科普：STE和ST-NXP是一回事吗？(0)
2010-11-11 原帖已删除|2010-11-11 feiyingCQ
Re: 学生新手求救Synopsys Design Complier软件下载(0)
2010-11-07 原帖已删除|2010-11-07 churchmice
[合集] dc中怎么把hier打散，写成只有一个module形式？(0)
2010-11-04 viryu|2010-11-04 viryu
Re: 讨论个技术问题吧，在网表中怎么快速的做ECO呢(0)
2010-11-04 原帖已删除|2010-11-04 woshicloud
对芯原(verisilicon)的了解——迟到的回帖(0)
2010-11-04 Rlling|2010-11-04 Rlling
Re: log(R)的电路怎么做？(0)
2010-11-04 原帖已删除|2010-11-04 bluesmaster
Re: 问一个最基本的门数计算的问题(3)
2010-11-03 原帖已删除|2010-11-03 woshicloud
Re: 麻烦板上兄弟帮忙下篇paper，谢谢(0)
2010-11-03 原帖已删除|2010-11-03 littlebag