水木社区手机版

同主题|文摘|保留

● [合集] RF CMOS layout中，guard ring和deep well是否对减小基
2347 2008-07-25 METech
● [合集] 弱问一个用DC做功耗分析的问题
2346 2008-07-25 METech
Re: 如何让hspice不输出model文件
2345 2008-07-25 sliter
Re: 如何让hspice不输出model文件
2344 2008-07-25 syracuse84
● [合集] 在shell或者tcl里面可以调用skill吗
2343 2008-07-24 dafaa
● [合集] hspice如何不保存中间节点（急！！！）
2342 2008-07-23 METech
● [合集] 问个关于零极点的小白问题
2341 2008-07-23 METech
Re: Gainboost怎样做才能省电流？
2340 2008-07-23 bananawolf
Re: How to convert trans-sim-waveform into Phase Noise plot
2339 2008-07-23 windtauear
Re: 谁知道这个公司：上海高清数字科技产业有限公司
2338 2008-07-23 m8d
● [合集] 请教一个 ADC信噪比的问题
2337 2008-07-22 METech
Re: 帮忙比较2个offer(IBM vs TI)ASIC 后端
2336 2008-07-22 Torlies
● 评论：[合集] 请问：有没有减小上升时间和下降时间的电路？
2335 2008-07-22 dafaa
Re: 怎么关掉pdk里面模型参数的显示？
2334 2008-07-22 sliter
Re: 请教如何将CDL导入virtuoso并转换成电路图？
2333 2008-07-22 none28
Re: A problem about Xtal ocsilation circuit
2332 2008-07-22 limper
● [合集] PLL中用到的数字模块，有多少人是用DC综合再自动布版得
2331 2008-07-21 METech
● [合集] 问一个pPar的问题
2330 2008-07-21 METech
● [合集] 基准电压除了bandgap还有其他的吗
2329 2008-07-21 METech
● [合集]问两个数字前端的问题？
2328 2008-07-21 METech
● [合集] 如何确定运放的nondominant pole的位置？
2327 2008-07-21 METech
● [公告] 任命 METech 为 METech/微电子技术版版主 (转载)
2326 2008-07-20 SYSOP
Re: 问一个spectre仿真问题
2325 2008-07-20 ericnoomam
Re: 请问一个公司的design director是个什么样的级别？
2324 2008-07-20 pico
● 一点评论：[合集] 求 hspice level=49模型下，Id的粗略计算
2323 2008-07-20 dafaa
● [合集] [请教]芯片GND引脚的问题
2322 2008-07-20 dafaa
Re: 打算做一个并行Verilog-A的仿真器
2321 2008-07-19 wcsmth
● CornerTool - A Corner Simulation Tool in Java
2320 2008-07-19 dafaa
Re: smic18的压焊块中能不能将M1抽掉？
2319 2008-07-19 RealPrince
Re: 打算做一个并行Verilog-A的仿真器
2318 2008-07-19 dafaa