水木社区手机版

经典|文摘|保留

版面积分变更记录(0)
2014-12-24 deliver|2014-12-24 deliver
altera 对的人(1)
2014-12-20 german010|2014-12-24 captainjiang
[求助]ISE什么都成功就是生成不了bit文件(4)
2010-08-25 shouzhudaitu|2014-12-23 XIAOWEINIU
nSTATUS输出2k方波信号。[以解决方法内详](2)
2014-12-23 spadger|2014-12-23 spadger
FPGA的JTAG死活调不通(15)
2014-12-17 kongxu|2014-12-21 wsxlj12
Downloading ELF Process failed(6)
2014-12-18 MrFen|2014-12-19 MrFen
有人用过xilinx ML507开发板吗？(5)
2014-12-05 sunqiang|2014-12-18 haishiboy
有什么办法验证altera cycione ii内部逻辑单元是否有损坏(29)
2014-12-04 hawkdtw|2014-12-18 jiamingbaba
哪位有xilinx的RPR MAC参考设计？(0)
2014-12-18 guolh|2014-12-18 guolh
[求助]西门子PLC S7-300 CP341 modbus RTU通讯问题(1)
2014-07-19 amethysttu|2014-12-17 games
版面积分变更记录(0)
2014-12-17 deliver|2014-12-17 deliver
为什么把奇数个反相器的首尾相连，就可以构成振荡电路 (转(15)
2014-12-12 oBigeyes|2014-12-16 Joshzhu
Xilinx PCI-E一问(5)
2014-11-27 quenii|2014-12-16 Anthonylfb
有人在win8上用lattice diamond3.3吗？(7)
2014-12-12 edk|2014-12-12 Jephen
出售两个Xilinx和Altera 开发板，(1)
2014-12-04 ZYNQ|2014-12-12 benben000
serdesIO使用求助(1)
2014-12-09 sonneson|2014-12-11 sxmman
【求助】关于AHB协议master信号的控制(2)
2014-12-10 airjimmy|2014-12-11 airjimmy
版面积分变更记录(0)
2014-12-10 deliver|2014-12-10 deliver
MIPI接口和FPGA之间有没有现成的DPHY可以用？(5)
2014-12-03 nba23|2014-12-09 benben000
【远程医疗】副总兼CTO（已融C轮）(0)
2014-12-09 Becky988|2014-12-09 Becky988
ReqTracer(0)
2014-12-08 gigagiga|2014-12-08 gigagiga
报错(2)
2014-12-08 edk|2014-12-08 edk
Spartan-6的FPGA内部可以自己产生时钟吗(6)
2014-12-05 Norman|2014-12-07 imlaohe
xilinx原装下载线坏了(11)
2014-11-27 imlaohe|2014-12-06 imlaohe
Xilinx FPGA 多时钟源选择(4)
2014-12-02 Norman|2014-12-05 sxmman
有人用过Xilinx的DDR3IP核么？是否遇到过这样的问题？(8)
2014-07-22 zm81589484|2014-12-04 sdxmps
EP4CE22E22不工作，求指点(2)
2014-12-01 w3m|2014-12-04 gpedit
版面积分变更记录(0)
2014-12-03 deliver|2014-12-03 deliver
几个LUT当反相器首尾相连产生的信号是方波吗？(3)
2014-12-01 coverme|2014-12-01 coverme
请教linix下vcs仿真到一半就终止了(4)
2014-11-26 hejianping|2014-11-29 hejianping