水木社区手机版

水木社区手机版

经典|文摘|保留

Quartus有必要升级到10吗(0)
2010-10-16 lins05|2010-10-16 lins05
高速可编程信号发生器(0)
2010-10-15 Reboot|2010-10-15 Reboot
Xilinx Virtex5在没有配置的情况下的默认输出是否可以控制？(3)
2010-10-13 nba23|2010-10-15 report
Altera也有ARM核了(11)
2010-10-13 iwaitweiwei|2010-10-13 Dafeie
怎样才能让 ISE 不提示 Unconnected output port 警告(1)
2010-10-13 ameng|2010-10-13 Jarod
求推荐一款FPGA的PCI模拟信号输入卡(2)
2010-10-13 lunarorbit|2010-10-13 lunarorbit
2010清华大学迈瑞创新俱乐部招新 (转载)(0)
2010-10-13 sqqmc|2010-10-13 sqqmc
请教stratix iv 中pll的输出频率问题(20)
2010-10-11 KG22|2010-10-12 Package
Re: 请问上海这边哪里能帮忙焊电路板 (转载)(0)
2010-10-12 原帖已删除|2010-10-12 kissyyyyyyyy
【求指导】想自己做一个IP电话网关卡(6)
2010-10-08 JimmyDong|2010-10-11 JimmyDong
Microsemi将以4.3亿美元溢价30%收购Actel(3)
2010-10-07 kissGNU|2010-10-09 groove
FPGA能内嵌DSP处理器吗？(5)
2010-09-16 jlqsczw2007|2010-10-09 VidaMMX
请问在硬件中求复数的辐角怎么做？(11)
2010-10-06 eaglecd|2010-10-09 VidaMMX
bit/mcs文件的格式都是什么样的？(5)
2010-10-08 gahang|2010-10-09 neman
pad-to-pad delay constraint(7)
2010-10-08 BourneJason|2010-10-08 Package
Quartus最大支持几个CPU？(2)
2010-10-08 O08|2010-10-08 VidaMMX
Xilinx ISE Design Suite 12.3 – 现已面市!(1)
2010-10-08 Package|2010-10-08 Immajia
支持I2C总线的芯片与支持CAN总线的芯片之间如何转换(0)
2010-10-08 mynewday|2010-10-08 mynewday
锁相环输出可以直接引到全局时钟io管脚上进行输出吗？(3)
2010-10-06 majiawang|2010-10-07 Jarod
Cylone II的行IO和列IO有什么区别？(0)
2010-10-07 ctrainr|2010-10-07 ctrainr
[新手请教]FPGA器件管脚的这些模型是什么意思？（与ibis模型有(0)
2010-10-07 bbdlp|2010-10-07 bbdlp
以前经常嫌quartus编译慢(4)
2010-09-30 Pinder|2010-10-07 imlaohe
请问cyclone iii里面SRAM支持的最大频率(4)
2010-10-03 mutourencn|2010-10-06 Package
ise中为什么我加的锁相环一直有？号(0)
2010-10-06 wwhll|2010-10-06 wwhll
xilinx virtex5 BPI Flash的型号是不是有限制？(5)
2010-09-30 nba23|2010-10-06 InterRonaldo
请问Altera FPGA怎么导出仿真数据？(1)
2010-09-24 vidivici|2010-10-05 pearman
请教quartus9.1的问题(15)
2010-09-25 Boge|2010-10-05 pearman
哪里能搞到A家4代的器件(2)
2010-10-02 O08|2010-10-05 pearman
ise下modelsim的仿真问题(1)
2010-10-03 wwhll|2010-10-04 icestones
请教关于ddr2的差分DQS/DQSn(4)
2010-10-01 lins05|2010-10-04 Bonaparte

BYR-Team©2010. KBS Dev-Team©2011 登录完整版