水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
经典
|
文摘
|
保留
首页
|
上页
|
下页
|
尾页
|
142/289
|
转到
virtex-2 crc 校验问题
(0)
2012-04-12
wenlonglove
|2012-04-12
wenlonglove
microblaze能跑Vxworks吗?
(2)
2012-04-12
tedazsx
|2012-04-12
Dafeie
新人报道,向各位问好!
(2)
2012-04-09
troysasa
|2012-04-11
troysasa
chipscope观测寄存器采集到的信号有问题
(2)
2012-04-10
haihengcao
|2012-04-11
jlqsczw2007
现在是不是不能主题搜索了
(0)
2012-04-10
tomo007
|2012-04-10
tomo007
一个设计占资源80%,时序不满足,如何优化?
(40)
2012-03-28
jawson
|2012-04-09
pearman
【Xilinx 北京招聘】 Sr IO Specialist FAE
(1)
2012-01-07
goodmorning
|2012-04-09
pearman
troysasa来报道了
(0)
2012-04-09
troysasa
|2012-04-09
troysasa
征人做FPGA PCIe SSD控制相关工作 (转载)
(0)
2012-04-09
Iver
|2012-04-09
Iver
Xilinx上海招聘产品应用工程师
(0)
2012-04-09
goodmorning
|2012-04-09
goodmorning
xilinx现在有局部综合与布线的技术了吗?
(2)
2012-04-07
jlqsczw2007
|2012-04-09
edk
问一句,加密的.v文件,怎么样能解密
(17)
2012-02-03
Dafeie
|2012-04-08
guolh
system generator使用一问
(1)
2012-04-06
usami
|2012-04-07
qwertyuio
版上有人熟悉camlink的接口么? (转载)
(1)
2012-03-28
xuequang
|2012-04-07
xcsbuaa
异步fifo深度不是2^n的时候如何编码?
(7)
2012-04-05
VidaMMX
|2012-04-06
flyfish27
谁来给出标准答案:FSM实现101101的序列检测模块
(8)
2012-04-02
jawson
|2012-04-05
forestrocky
运行fpga程序,如果出现的结果不正常
(2)
2012-04-01
tv01
|2012-04-01
eaglefanxp
Xilinx XPS的一个错误
(1)
2012-03-31
shuimuth
|2012-04-01
iLauren
V5 speed-2, 综合频率可以达到450MHz,P&R之后只是勉强达到200
(1)
2012-03-29
daxuelangren
|2012-04-01
neman
zz:请教在PHY中进行的NRZ--NRZI编码的目的是什么?
(12)
2012-02-23
mimosaxixi
|2012-03-31
mimosaxixi
悲剧的两天
(21)
2012-03-15
msp430
|2012-03-31
mimosaxixi
system generator “Advanced”属性里面的simulation->"overide
(1)
2012-03-30
tootle
|2012-03-30
tootle
求科普,关于spartan6 和 cyclone3,4的乘法器
(4)
2012-03-26
lunarorbit
|2012-03-30
planahead
问个阻塞赋值的问题
(8)
2012-03-30
VidaMMX
|2012-03-30
frankrick
问一下版上大牛们
(33)
2012-02-20
flyfish27
|2012-03-29
kuailebo
X的时钟输出用ODDR 有什么必须的原因么?
(3)
2012-03-28
Jarod
|2012-03-29
gigagiga
Re: 小公司fpga三年,想转去大公司做asic,靠谱么
(4)
2012-03-28
原帖已删除
|2012-03-28
jawson
多芯片情况下怎样添加管脚约束?
(14)
2012-03-26
haihengcao
|2012-03-27
lybit
这个warning是什么意思
(7)
2012-03-26
daxuelangren
|2012-03-27
daxuelangren
Re: 请问Xilinx FPGA的LUT实现组合逻辑的延迟
(8)
2012-03-26
原帖已删除
|2012-03-26
lybit
首页
|
上页
|
下页
|
尾页
|
142/289
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版