水木社区手机版

经典|文摘|保留

请教个chipscope导出vcd的问题(0)
2012-06-01 liu99nian|2012-06-01 liu99nian
从DDR2读的128位数据只有一半数据是正确的，请教是什么原因？(6)
2012-05-26 jack0728|2012-06-01 report
cyclone IV能接DDR2 DIMM条吗(1)
2012-05-30 seas|2012-05-31 staryi
请教：FPGA开发中NGC作为黑盒模块使用的问题(5)
2012-05-30 archerp|2012-05-31 LeuSe
fpga里怎么直接把输入管脚连到输出管脚？(6)
2012-05-29 zzlthuscu|2012-05-30 nel
自学FPGA靠谱么(22)
2012-04-25 thucat|2012-05-29 lokta
再讨论个跨时钟域问题：单bit数据的传输(52)
2012-05-15 katyusza|2012-05-29 sxmman
本周四要去采访Altera CTO Misha Burich，想找点儿问题(12)
2012-05-14 iwaitweiwei|2012-05-29 Mentor
用DCM的自动相位对齐功能能让SDRAM跑得更快吗？(1)
2012-05-25 benben000|2012-05-28 flyfish27
【求助】xilinx ethernet连接问题！(5)
2012-03-06 pzczly|2012-05-28 sky051525
DDR刷新间隔(6)
2012-05-28 lxqiang|2012-05-28 jack0728
请教各位大牛，关于nios的可靠性问题(17)
2012-05-27 msp430|2012-05-28 LeuSe
Altera Quartus 请教？(4)
2012-05-21 haiwaw|2012-05-28 allenlu
planahead里调modelsim报错(0)
2012-05-27 jlqsczw2007|2012-05-27 jlqsczw2007
Virtex5 lx110t 调试以太网口失败(0)
2012-05-26 sky051525|2012-05-26 sky051525
使用nios 一般需要前仿真吗？(4)
2012-05-23 msp430|2012-05-25 oBigeyes
verilog编写ADS8325的采样程序怎么编写呀？一个礼拜了，也没有(0)
2012-05-25 xinshouqiao|2012-05-25 xinshouqiao
有块板子的某个管脚为啥成了只能输出，不能输入了？(4)
2012-05-22 laowang|2012-05-24 feitengyu
DDR2_JESD79-2F 关于DQ输入建立时间/保持时间的疑惑？ (1)
2012-05-21 feitengyu|2012-05-24 feitengyu
[合集] 一个异步FIFO经常问的面试题(0)
2012-05-24 nel|2012-05-24 nel
再发一个器件供应信息吧(8)
2012-05-21 tulaa|2012-05-23 report
有人用altium来开发fpga的吗(1)
2012-05-21 rtm|2012-05-21 nel
[问题] always 里面可以写？语句吗？(2)
2012-05-21 daxuelangren|2012-05-21 daxuelangren
谁知道这个滤波器的权重因子如何实现啊？(0)
2012-05-21 sxmman|2012-05-21 sxmman
怎样理解亚稳态不能消除，只能降低概率。。？(8)
2012-05-16 misuqisan|2012-05-20 schj
有谁用上vivado了吗(5)
2012-05-11 i8086|2012-05-19 Sidney
手下跑到老大那提涨工资去了(63)
2012-05-04 i8086|2012-05-19 kissyyyyyyyy
2012年4月25日Xilinx正式发布Vivado设计套件，ISE时代终结(24)
2012-04-25 jlqsczw2007|2012-05-19 ADCs
求一个xilinx的fpga论坛(6)
2012-04-28 zuiqiangzhe|2012-05-19 judyzhong
暑期没法去实习了，求一些提高建议(0)
2012-05-18 futuremaster|2012-05-18 futuremaster