水木社区手机版

水木社区手机版

经典|文摘|保留

virtex-6如何添加多个ddr控制器(2)
2012-08-18 seamoun|2012-08-20 roc2007
one-hot状态机为什么会发生状态锁定？(15)
2012-08-18 misuqisan|2012-08-20 postdesign
嵌入式软件项目外包(0)
2012-08-19 gondolin|2012-08-19 gondolin
这功能怎么实现？请教(6)
2012-08-19 preposition|2012-08-19 bmtrg
ddr2, 读出的数据均为不确定值(2)
2012-08-18 Antony100|2012-08-19 houshaohua
请问一下，ml605开发板值多少(2)
2012-08-18 zuiqiangzhe|2012-08-18 oBigeyes
请问有谁用过网口的JTAG下载线么？(9)
2012-08-17 wela|2012-08-18 xzyaya
请教用verilog开发usb协议。(0)
2012-08-18 zuiqiangzhe|2012-08-18 zuiqiangzhe
这两个时钟不是异步时钟吗？(2)
2012-08-17 kkely|2012-08-18 guoyu
planAhead的partition方法能缩短编译时间？(1)
2012-08-17 sxmman|2012-08-17 bjdxwz
各位实现SPI slave的时候如何处理时钟？(7)
2012-08-15 spadger|2012-08-17 postdesign
问一个晶振的参数(0)
2012-08-17 benben000|2012-08-17 benben000
Quartus II 9.1 SP2 bug(6)
2012-08-16 spadger|2012-08-16 SunAndrew
帮推荐一款dds芯片 (转载)(1)
2012-08-15 zzlthuscu|2012-08-16 lghupan
现在是不是很难招到FPGA工程师啊(76)
2012-08-02 easen|2012-08-16 Jarod
大哥们，谁开始用cyclone V了吗？(3)
2012-08-15 SunAndrew|2012-08-16 guoyu
SP6的MCB的地址线和数据线组内位置可以调整吗(0)
2012-08-14 benben000|2012-08-14 benben000
求一个compactflash controller。(0)
2012-08-13 easen|2012-08-13 easen
请教关于布局布线的问题(10)
2012-08-09 neverton|2012-08-13 houshaohua
virtex-6的时钟输出使用任何IO都可以吗(7)
2012-08-11 seamoun|2012-08-11 zkr
请教个问题：为什么用时钟的正沿触发，而不用的负沿呢？(17)
2012-08-10 edk|2012-08-11 ericking0
Re: 请教牛人，非常感谢(24)
2012-08-10 原帖已删除|2012-08-10 BLC
做硬件都有什么好公司，各位大牛都在哪工作 (转载)(0)
2012-08-10 yyy|2012-08-10 yyy
Re: 现在FPGA行情怎么样？(1)
2012-08-10 原帖已删除|2012-08-10 gnocil
这种情况有优化的方法吗？(0)
2012-08-10 sxmman|2012-08-10 sxmman
需要对FPGA本身的逻辑单元进行测试吗？(5)
2012-08-10 sxmman|2012-08-10 sxmman
这个环形buffer怎么实现(1)
2012-08-09 oBigeyes|2012-08-10 m8d
VHDL不支持多行注销吗(3)
2012-08-09 Norman|2012-08-09 jfch
请教：用的actel，关于总线问题(2)
2012-08-04 bowieknife|2012-08-09 hnyzcjf
大家有没有用过什么比较靠谱的high level synthesis的工具(17)
2012-07-25 groove|2012-08-09 ouzi770

BYR-Team©2010. KBS Dev-Team©2011 登录完整版