水木社区手机版

水木社区手机版

同主题|文摘|保留

Re: 关于时钟信号－需要将正弦波晶振信号转变为方波信号吗？
999 2008-05-19 katyusza
Re: verilog语法问题
998 2008-05-19 LeuSe
Re: verilog语法问题
997 2008-05-19 jerrywpf
● 大家现在用的ALTERA的FPGA芯片是哪个系列的？
996 2008-05-19 maoxia
● verilog语法问题
995 2008-05-19 jerrywpf
Re: 三段式状态机的问题
994 2008-05-19 yzhen
Re: VERILOG中如何防止两个串联的非门被优化?
993 2008-05-19 sandyhan
Re: Altera的MegaCore是否类似于Lattice的IPexpress？
992 2008-05-19 cationebox
Re: 请问xilinx fpga editor里面怎么看一个silice的pin to pin
991 2008-05-19 sandyhan
Re: 三段式状态机的问题
990 2008-05-19 BourneJason
Re: 三段式状态机的问题
989 2008-05-19 LeuSe
● VERILOG中如何防止两个串联的非门被优化?
988 2008-05-19 songshangyue
● 出FPGA实验箱
987 2008-05-18 etm9
Re: 三段式状态机的问题
986 2008-05-18 BESSA
Re: 三段式状态机的问题
985 2008-05-18 BESSA
Re: 关于时钟信号－需要将正弦波晶振信号转变为方波信号吗？
984 2008-05-18 HeXieHao
Re: 请教fifo的容量
983 2008-05-18 aftermorning
Re: 三段式状态机的问题
982 2008-05-18 aftermorning
Re: 三段式状态机的问题
981 2008-05-18 BESSA
Re: 三段式状态机的问题
980 2008-05-18 BESSA
Re: 三段式状态机的问题
979 2008-05-18 BESSA
Re: 三段式状态机的问题
978 2008-05-18 nemhero
Re: 在同一进程中究竟可否同时使用上升延和下降延？
977 2008-05-18 nemhero
Re: 一个always里面真的不能同时有=和<=么
976 2008-05-18 nemhero
Re: 三段式状态机的问题
975 2008-05-18 aftermorning
Re: 一个always里面真的不能同时有=和<=么
974 2008-05-18 nemhero
Re: 新手上路，Quartus仿真问题请帮忙
973 2008-05-18 CPEE
Re: 三段式状态机的问题
972 2008-05-18 visualcortex
Re: 三段式状态机的问题
971 2008-05-18 pensi
Re: 请教fifo的容量
970 2008-05-18 visualcortex

BYR-Team©2010. KBS Dev-Team©2011 登录完整版