水木社区手机版

水木社区手机版

同主题|文摘|保留

Re: 代码覆盖率太低怎么办
1299 2008-06-01 sillycat022
Re: 如果用SignaltapII，需要给它预留多少资源？
1298 2008-06-01 jiu
Re: 代码覆盖率太低怎么办
1297 2008-06-01 katyusza
Re: 如果用SignaltapII，需要给它预留多少资源？
1296 2008-06-01 katyusza
Re: 如果用SignaltapII，需要给它预留多少资源？
1295 2008-06-01 sillycat022
● 如果用SignaltapII，需要给它预留多少资源？
1294 2008-06-01 katyusza
Re: 有什么工具可以从一个verilog文件生成结构图？
1293 2008-06-01 katyusza
Re: 有什么工具可以从一个verilog文件生成结构图？
1292 2008-06-01 jiu
Re: 有什么工具可以从一个verilog文件生成结构图？
1291 2008-06-01 pensi
Re: 有什么工具可以从一个verilog文件生成结构图？
1290 2008-06-01 HeXieHao
Re: 有什么工具可以从一个verilog文件生成结构图？
1289 2008-06-01 pensi
● 有什么工具可以从一个verilog文件生成结构图？
1288 2008-06-01 Octane
● EP1C6和EP2C5主要有什么区别？
1287 2008-06-01 investment
Re: 谁能解释下这个
1286 2008-06-01 sillycat022
Re: 谁能解释下这个
1285 2008-06-01 LiQiyue
● 求助：关于xilinx Virtex2p ICAP的使用
1284 2008-06-01 muzi
● 谁能解释下这个
1283 2008-05-31 BESSA
Re: 都说高端器件xilinx要比altra牛，到底牛在哪
1282 2008-05-31 jiu
Re: 有啥命令能够保持一个component在map的时候
1281 2008-05-31 Jarod
Re: 如何用verilog取对数？
1280 2008-05-31 bestyang0
Re: 都说高端器件xilinx要比altra牛，到底牛在哪
1279 2008-05-31 ditch
Re: 这样的写法是否合理（并串转换）
1278 2008-05-31 sillycat022
Re: 请教个verilog的小问题
1277 2008-05-31 smartboy2004
Re: 这样的写法是否合理（并串转换）
1276 2008-05-31 feitengyu
Re: 这样的写法是否合理（并串转换）
1275 2008-05-31 feitengyu
Re: 请教个verilog的小问题
1274 2008-05-31 feitengyu
Re: 都说高端器件xilinx要比altra牛，到底牛在哪
1273 2008-05-31 landice
● Synplify目前最好用最稳定的版本是那个呢
1272 2008-05-31 feitengyu
Re: 代码覆盖率太低怎么办
1271 2008-05-31 sillycat022
● 为什么modelsim功能仿真会出现延时
1270 2008-05-31 goddog

BYR-Team©2010. KBS Dev-Team©2011 登录完整版