水木社区手机版

同主题|文摘|保留

Re: 谁有8x8点阵led的封装尺寸图？
2546 2008-07-28 xdingdong
Re: VHDL能否实现在一个时钟周期内，产生3个下降沿
2545 2008-07-28 chenchong
Re: VHDL能否实现在一个时钟周期内，产生3个下降沿
2544 2008-07-28 federalgerma
Re: 谁有8x8点阵led的封装尺寸图？
2543 2008-07-28 nel
Re: VHDL能否实现在一个时钟周期内，产生3个下降沿
2542 2008-07-28 chenchong
● VHDL能否实现在一个时钟周期内，产生3个下降沿
2541 2008-07-28 federalgerma
Re: 请问：用ATERAcycloneII实现10ns内完成一次加法和存储可行
2540 2008-07-28 chenchong
Re: 有没有现成的编码器程序？
2539 2008-07-28 chenchong
Re: 谁有8x8点阵led的封装尺寸图？
2538 2008-07-28 feitengyu
Re: 请教一个VHDL状态机问题
2537 2008-07-28 BourneJason
Re: 谁有8x8点阵led的封装尺寸图？
2536 2008-07-28 nel
● 谁有8x8点阵led的封装尺寸图？
2535 2008-07-28 feitengyu
Re: 能推荐一款带8bits采样率大于1MSPS的AD的FPGA开发板么？
2534 2008-07-28 bingbinICE
● 能推荐一款带8bits采样率大于1MSPS的AD的FPGA开发板么？
2533 2008-07-28 WanaX
Re: FPGA需要外部Reset信号，需要接全局管脚吗
2532 2008-07-28 anplayboy
Re: FPGA需要外部Reset信号，需要接全局管脚吗
2531 2008-07-28 sinichi
Re: FPGA需要外部Reset信号，需要接全局管脚吗
2530 2008-07-28 anplayboy
● FPGA需要外部Reset信号，需要接全局管脚吗
2529 2008-07-28 anplayboy
Re: 请教一个VHDL状态机问题
2528 2008-07-28 tjromaprince
● 请教一个VHDL状态机问题
2527 2008-07-28 federalgerma
Re: 两个有源晶振的接法的区别 (转载)
2526 2008-07-28 tjromaprince
Re: 两个有源晶振的接法的区别 (转载)
2525 2008-07-28 BESSA
Re: 两个有源晶振的接法的区别 (转载)
2524 2008-07-28 Switcher
● 请问：用ATERAcycloneII实现10ns内完成一次加法和存储可行吗？
2523 2008-07-28 valah
Re: 有人用过altera megacore里的ddr2控制器么？
2522 2008-07-28 oBigeyes
● 两个有源晶振的接法的区别
2521 2008-07-28 BESSA
Re: Quartus说can't place xx ram cells or portions of ram ce
2520 2008-07-28 investment
Re: Quartus说can't place xx ram cells or portions of ram ce
2519 2008-07-28 FabioCapello
Re: 有人用过altera megacore里的ddr2控制器么？
2518 2008-07-28 i8086
Re: v5vx50t的核电压1.0V的电流大概有多少？
2517 2008-07-28 InterRonaldo