水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:ddr2,由于init_done未拉高,ISE前仿真在24us停止
楼主
|
Antony100
|
2012-07-28 13:06:40
|
展开
全站审核中,暂不能查看本文内容...
2楼
|
Antony100
|
2012-08-01 11:31:34
|
展开
全站审核中,暂不能查看本文内容...
附件(162.3KB)
example_design.rar
附件(184.5KB)
user_design.rar
6楼
|
Antony100
|
2012-08-02 12:52:23
|
展开
全站审核中,暂不能查看本文内容...
7楼
|
Antony100
|
2012-08-02 13:30:29
|
展开
全站审核中,暂不能查看本文内容...
附件(354.9KB)
ddr2_mig_valid.rar
附件(354.9KB)
ddr2_mig_unvalid.rar
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版