【社招】【笛思科技】芯片高级设计工程师

芯片高级设计工程师

职责描述：
1、负责大规模无线通信芯片的架构级代码设计、关键模块RTL编码、芯片时序优化、芯片资源优化、低功耗设计等关键技术
2、负责各类高速接口协议IP(包括但不限于CPRI、JESD204B-C、10G~25GMAC、PCIe-G3、DDR4)的方案及架构设计、低层SerDes ip选型、协议层RTL编码实现
3、负责实现5G基站中DFE芯片涉及的通信基带相关协议(如ORAN、beam forming等)，完成或指导其他工程师完成相关设计工作
4、负责开发过程中设计文档的撰写和整理（符合公司标准流程）
5、和相关部门紧密合作，完成从产品定义、架构定义、逻辑设计、物理设计、验证、流片和量产的全流程
6、具备用Matlab或其他建模软件对芯片系统架构进行系统建模，并完成模块指标分解的能力
7、熟悉芯片的前后端流程、FPGA原型验证流程,并和其他前后端工程师协作完成芯片设计工作


任职要求：
1、本科及以上学历。计算机科学、通信工程或相关专业。
2、8年以上FPGA/ASIC开发经验，通信算法RTL设计经验。熟悉Verilog、System Verilog和Linux shell，熟悉FPGA/ASIC开发流程和策略。
3、熟悉Synopsys或Cadence或其它EDA工具，如Spyglass, Linting, CDC, DC , PT
4、了解RTL或相关领域的验证，如编写测试计划、测试用例执行、自动回归和结果分析等。
5、对数字信号处理技术有深入的了解；熟悉无线系统架构（UMTS、LTE、5G NR等），有通信基带/射频物理层设计经验者优先
6、熟悉matlab建模及指标分解为加分项务
7、精通通信领域常用的高速接口协议(包括但不限于)： CPRI/JESD204B-C/10G~25GMAC/PCIe/DDR
8、良好的书面和口头表达能力、强烈的责任心、团队意识及事业心较强，较强的心理承受力，能够承受研发任务变化和多任务切换

职位要点：
【在其他条件不满足情况下，精通CPRI也可以】
他们希望这个人是做FPGA出身的，写过CPRI代码的。是最合适的。

典型性问题回复
1、上班地址是：成都高新区天府二街东方希望天祥广场B座；或者北京市海淀区紫光发展大厦；
成都目前 20多人，北京目前是10多人。
2、薪资范围30W-100W
3、上班时间是正常的周一至周五，周末是双休
4、面试方式第一轮是远程，第二轮第三轮根据疫情情况来定。
5、工作经验特别合适的话，公司背景也特别匹配的话，可以放宽。

联系邮箱：bjbwhr@126.com
--
FROM 115.47.171.*