企业：一线大厂
岗位：PHY 数字设计专家/Interface PHY 模拟工程师
  
一、职位要求
1. Verilog 的设计能力。
2. 对 mixed mode , digital assisted analog design 有兴趣。
3. 与模拟团队合作共同开发 interface PHY IP.
4. 熟悉 DDR, HBM, PCIe Spec. 更佳。
5. 有模拟 behavior model 建立经验更佳。
  
二、职位要求
1. 熟悉 high speed serial link PHY, 具开发经验，有量产经验者更佳。
2. 熟悉 DDR, HBM, PCIe 等协义规格者更佳。
3. 熟悉 Virtuoso ADE，spice simulator 等 EDA tools.
4. TX driver, RX CTLE/DFE, CDR, PLL，DLL, 等模块开发。
5. 具备 Matlab 建模分析能力者更佳。
6. 有 finfet 工艺开发经验者更佳。
  
联系电话：17150878951
微信：1370621224
邮箱：zora.wang@asionconsulting.com
--
FROM 183.15.204.*